Update | 更新解析逻辑 添加别名

This commit is contained in:
shenjack 2023-12-23 21:27:44 +08:00
parent 408ab6ddc4
commit 3bf6712350
Signed by: shenjack
GPG Key ID: 7B1134A979775551
2 changed files with 15 additions and 6 deletions

View File

@ -135,7 +135,7 @@ class TagParser(Options):
tag_list_start, node = next(tag_list_start)
if tag_list_start == -1:
continue
sub_names = []
sub_names = [this_tag]
for sub_name in node['children'][1]['children']:
sub_names.append(get_text(sub_name))
self.logger.debug(f"添加 tag {this_tag} 和别名 {sub_names}")

View File

@ -13,15 +13,29 @@
- [算术单元](./tags/au.md) : 具有运算功能的模块。
- [加/减法器](./tags/adder_or_subtractor.md) : 具有加/减法功能的模块。
- [ALU (算逻单元)](./tags/alu.md) : 算术逻辑单元
- 别名
- ALU
- 算逻单元
- [显示模块](./tags/display_module.md) : 具备显示功能的模块。
- 别名
- 显示器
- [存储模块](./tags/storage_module.md) : 具备存储功能的模块。
- 别名
- 存储
- [数码管](./tags/digital_display.md) : 显示数字的专用模块。
- [成品模块](./tags/completed_module.md) : 已经完成设计的模块如CPU
- [一级模块](./tags/primary_module.md) : 组成整个模块的次级模块。如ALU (算术逻辑单元) PC (程序计数器) MM (主存) 等。
- 别名
- 次级模块
- [二级模块](./tags/secondary_module.md) : 次级模块的次级模块。如CCA (进位取消全加器) RAM (随机存储器) ROM (只读存储器) 等。
- [子模块](./tags/submodule.md) : 二级模块的次级模块。如单个逻辑门,导线等。
- [Java版](./tags/je.md) : Java版模块
- 别名
- Java
- [基岩版](./tags/be.md) : 基岩版模块。
- 别名
- 基岩
- BE
- [版本特性](./tags/version_feature.md) : 利用了版本特性的模块。
- [2rt流水](./tags/2rt_pipeline.md) : 支持2rt流水线的模块。
- [时序严格](./tags/strict_timing.md) : 对于电路时序要求严格的模块。
@ -29,8 +43,3 @@
- [静音](./tags/silent.md) : 不会发出响声的模块。
- [单片](./tags/single_chip.md) : 1高或1宽的模块。
- [传统红石](./tags/traditional_redstone.md) : 仅使用红石方块特性,不使用墙电,水电,树电,脚电等其他特性的模块。
- 测试 tag
- 只是用来测试的
- 别名
- 测试1
- 测试2